## 特許協力条約

PCT

## 国際予備審査報告

REC'D **0 8 JUL 2004**WIPO PCT

3V 2917

(法第12条、法施行規則第56条) [PCT36条及びPCT規則70]

出願人又は代理人 の書類記号 PCT770	今後の手続きについては、国際予備審査報告の送付通知(様式PCT/ IPEA/416)を参照すること。												
国際出願番号 PCT/JP03/01655	国際出願日 (日.月.年) 17.02.2003 優先日 (日.月.年) 23.04.2002												
国際特許分類(IPC)													
1 :	nt. Cl' G05F 1/56 .												
出願人(氏名又は名称)	ナノパワーソリューション株式会社												
1. 国際予備審査機関が作成したこの[	国際予備審査報告を法施行規則第57条(PCT36条)の規定に従い送付する。												
2. この国際予備審査報告は、この表紙を含めて全部で3 ページからなる。													
× この国際予備審査報告には、附属書類、つまり補正されて、この報告の基礎とされた及び/又はこの国際予備審査機関に対してした訂正を含む明細書、請求の範囲及び/又は図面も添付されている。 (PCT規則70.16及びPCT実施細則第607号参照) この附属書類は、全部で 5 ~~ジである。													
3. この国際予備審査報告は、次の内	容を含む。												
I × 国際予備審査報告の基础													
Ⅱ □ 優先権													
Ⅲ	業上の利用可能性についての国際予備審査報告の不作成												
IV 開発明の単一性の欠如	IV 開の単一性の欠如												
<ul><li>V 区 PCT35条(2)に規定する新規性、進歩性又は産業上の利用可能性についての見解、それを裏付けるための文献及び説明</li><li>Ⅵ</li></ul>													
. VII 国際出願の不備	VII 国際出願の不備												
VII 国際出願に対する意見	,												
国際予備審査の請求むを受理した日 03.10.200	国際予備審査報告を作成した日 3 18.06.2004												

特許庁審査官(権限のある職員)

櫻田 正紀

電話番号 03-3581-1101 内線 3356

東京都千代田区設が関三丁目4番3号

日本国特許庁 (IPEA/JP) 郵便番号100~8915

名称及びあて先

I. 国際予備審査報告の基礎										
1. この国際予備審査報告は下記の出願書類に基づいて作成された。(法第6条(PCT14条)の規定に基づく命令に 応答するために提出された差し替え用紙は、この報告書において「出願時」とし、本報告書には添付しない。 PCT規則70.16,70.17)										
出願時の国際出願書類										
※ 明細書 第 1-25       ページ、出願時に提出されたもの明細書 第 ページ、国際予備審査の請求書と共に提出されたもの明細書 第 ページ、国際予備審査の請求書と共に提出されたもの情求の範囲 第 1-5 項、PCT19条の規定に基づき補正されたもの商款の範囲 第 項、国際予備審査の請求書と共に提出されたもの何事就の範囲 第 項、国際予備審査の請求書と共に提出されたもの何事で表に提出されたもの例										
明細書の配列表の部分 第										
□ この国際出願に含まれる書面による配列表 □ この国際出願と共に提出された磁気ディスクによる配列表 □ 出願後に、この国際予備審査(または調査)機関に提出された書面による配列表 □ 出願後に、この国際予備審査(または調査)機関に提出された磁気ディスクによる配列表 □ 出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない旨の陳述書の提出があった □ 書面による配列表に記載した配列と磁気ディスクによる配列表に記録した配列が同一である旨の陳述書の提出があった。										
4. 補正により、下記の書類が削除された。       ページ         明細書 第										

	国際予備審査報告									国際出願番号 PCT/JP03/01655					
v.	新規 文献	性、進想 及び説明	b性又 月	は産	業上	の利)	用可	「能性につい	ての法第12	条 (PCT	3 5 条(2)	)に定め	る見解、	それを基	 <b>延付ける</b>
1.	見解						٠,	·							
	新規性	(N)	,	ı				請求の範囲 請求の範囲	1-5						有 無
	進歩性	(IS)			•			請求の範囲 請求の範囲	1-5						有 無
	産業上	の利用で	可能性	į (I	A)			請求の範囲 請求の範囲	1-5					·	有 無
2.	文献	及び説明	明(P	СТ	規則	70. 7	)				•				
	文献 1 文文文文 文文文文 文 文文 文	US	1 4 4 1	53 03 09 5. 11	1 3 8 1 6 2 6 4 9	2 2 8 7 7 4 6 7 0 0 9 0	1 9 7 1 1 7	95 A ( A(AT&T A2(Oki E A1(Tex	inity Micro (シャープ树 Bell Labon Electric In Kas Instrum Onal Semico	式会社) catories ndustry nents In	, 30. ), 06. Co.,Ltd. corporat	04. 08. ), 19 ed),	199	9 3 5	
	る。文 の型導体 しディメ	献1ー 半導子 繋発 ンショ	6字な抑ンで	はのる部構の	段を記される。	差構の経る	幅さ部子と	手段を、第 れる間ではいい。 を第2の間 とまり出力	国際調査報 1の型の半路とで構成し 当該雑音が 3源端子に接 1電圧の電圧	導体素で 、前記 が に 部の に 続し、 は 依存性が	子の組で構 入力部と負 1 つの端っ 当該雑音#	り り り り り り り り り り り り り り り り り り り	いる入力 この間に この電源 こ <del>素子の</del>	り部と、 に第1の 原端子に り組を異	第2型の接続
							•				•				
											•				
				•											

PCT/JP 03/01655

## 請求の範囲

1. 第1の電源端子と、第2の電源端子を有し、

基準電圧を発生する基準電圧発生手段と、

動作電流を定めるためのバイアス電流を発生するバイアス電流発生手段と、

前記基準電圧に対する誤差電圧を増幅する誤差増幅手段と、

該誤差増幅手段には少なくとも1つの位相補償コンデンサを含み、

:電源回路の出力を生成する電圧電流出力手段と、

出力電圧変動を検出する出力分圧手段とを有し、

前記基準電圧発生手段には前記誤差増幅手段の第1の入力端子が接続され、前記出力分圧手段には前記誤差増幅手段の第2の入力端子が接続され、

前記誤差増幅手段は第1の型の半導体素子の組で構成される入力部と、 第2の型の半導体素子の組で構成される負荷部とを有し、前記入力部と 負荷部との間に第1の型の半導体素子からなる雑音抑圧部が配置され、 当該雑音抑圧部の1つの端子は前記第1の電源端子に接続されかつ、当 該雑音抑圧部の基盤端子は前記第2の電源端子に接続され、当該雑音抑 圧部の素子の組が異なるディメンションにて構成されることにより出力 電圧の電源電圧依存性が制御されることを特徴とする、雑音除去回路。

2. 第1の電源端子と、第2の電源端子を有し、

基準電圧を発生する基準電圧発生手段と、

動作電流を定めるためのバイアス電流を発生するバイアス電流発生手段と、

前記基準電圧に対する誤差電圧を増幅する誤差増幅手段と、

該誤差増幅手段には少なくとも1つの位相補償コンデンサを含み、

PCT/JP <u>03/01655</u>

26/1

電源回路の出力を生成する電圧電流出力手段と、

出力電圧変動を検出する出力分圧手段と、


前記位相補償コンデンサとは異なる少なくとも1つの容量を含んだキャンセル信号発生手段とを有する雑音除去回路であって、該容量は前記出力分圧回路と第1の電源端子もしくは第1の電源端子の電位と同位相に変化する回路ノードに接続されていて、

前記基準電圧発生手段には前記誤差増幅手段の第1の入力端子が接続され、前記出力分圧手段には前記誤差増幅手段の第2の入力端子が接続され、

前記キャンセル信号発生手段は、前記容量と前記出力分圧手段の抵抗成分とによって雑音信号を分圧するとともに雑音信号の位相を進めるものであり、

前記誤差増幅手段は第1の型の半導体素子の組で構成される入力部と、 第2の型の半導体素子の組で構成される負荷部とを有し、前記入力部と 負荷部との間に第1の型の半導体素子からなる雑音抑圧部が配置され、 当該雑音抑圧部の1つの端子は前記第1の電源に接続され、当該雑音抑 圧部の素子の組が異なるディメンションにて構成されることにより出力 電圧の電源電圧依存性が制御されることを特徴とする、雑音除去回路。 3.前記基準電圧発生手段および誤差増幅手段の出力電圧の電源電圧依存係数の絶対値は、電源電圧変化1ボルトあたり-60デシベル以下であり、 前記基準電圧発生手段の電源電圧依存係数の極性と誤差増幅手段の電源 電圧依存係数の極性が反対の極性である、請求項1又は2記載の雑音除 去回路。

- 4. 前記キャンセル信号発生回路の容量の容量値は 0. 1 p F ないし 0. 0 0 1 p F の微小容量である、請求項 1 乃至 3 のいずれか 1 項記載の雑音除去回路。
- 5. 前記バイアス電流発生回路が省略されており、前記基準電圧発生回路が前記バイアス電流発生回路を兼ねている、請求項1乃至4のいずれか1項記載の雑音除去回路。



補正された用紙(条約第34条)

16/ 22 **83** 第16図 ESR Rog 82 2 十 (5 40 30 80 VIIV VSS  $\mathbf{\omega}$ 20 N<sub>2</sub> ပ 70 NG Ø 100 10 SE! 7 Z VEE VSS 9 VOD VREF VSS 50

北下×h+用紙(冬約節34条)